PEMBUATAN RANGKAIAN TRIP DAN PERIODA KANAL DAYA LOGARITMIK ANALOG UNTUK SIK REAKTOR KARTINI

PEMBUATAN RANGKAIAN TRIP DAN PERIODA KANAL DAYA LOGARITMIK ANALOG UNTUK SIK REAKTOR KARTINI. Telah dilakukan pembuatan modul Trip dan Perioda yang akan digunakan untuk melengkapi sistem keselamatan pada prototip Kanal Daya Logaritmis Analog tipe KDLA-07. KDLA tersebut sudah menggunakaninterkoneksibackplane standar Euro card. Kegiatan tersebut meliputi perancangan, pembuatan dan pengujian skala laboratorium. Pengujian rangkaian trip dilakukan dengan memberikan masukan berupa simulasi tegangan level DC yang mensimulasikan 4 buah masukan trip yaitu dari level tegangan tinggi DC untuk detektor (misal tegangan tinggi 500 V – 700 V disini disimulasikan dengan tegangan DC 5 V – 7 V, jadi level trip tegangan tinggi jalan normal apabila ada tegangan masukan 5 V – 7 V sedangkan apabila ada tegangan masukan 5 V atau 7 V maka akan terjadi trip. Untuk level daya akan terjadi trip apabila daya melebihi 110 %. Pada level sumber akan terjadi trip apabila sumber netron tidak berada ditempatnya. Trip juga diakibatkan oleh karena perioda kurang dari 7 detik, jadi harga perioda yang diperbolehkan harus ≥7 detik. Untuk rangkaian perioda juga sudah berfungsi hanya masih perlu dipastikan untuk besaran harga masing-masing seting tegangannya yang dipakai sebagai sensor tersebut. Secara garis besarnya rangkaian trip dan perioda telah berfungsi dengan baik.