Desain Timing Generator Sederhana Pada CCD Linier Menggunakan Modul FPGA

CCD linier secara umum digunakan sebagai sensor imager untuk satelit remote sensing. Pembuatan imager dari CCD membutuhkan komponen yang cepat dan berjalan paralel. Salah satu komponen yang sering digunakan adalah FPGA yang berfungsi mensinkronisasi berbagai komponen pendukung sampai dikeluarkannya sinyal video analog dan digitasi dengan analog digital converter. Proses sinkronisasi ini umumnya berupa timing generator yang spesifik dirancang sesuai dengan komponen yang digunakan. Untuk menyederhanakan pemrograman FPGA maka digunakan analisa timing diagram dari masing masing komponen dan dibuat tabel keluaran pada tiap fase konter FPGA. Cara ini sederhana dari segi pemrograman tetapi diperlukan analisa manual untuk membuat tabel keluaran dari timing generator. Pada penelitian ini akan dibahas proses desain timing generator, tabel keluaran sinyal per fase konter, hasil berupa sinyal analog dan hasil gambar dari CCD linier. Dengan cara sederhana tersebut telah berhasil dibuat timing generator yang handal untuk menghasilkan gambar.